シンプルな電流伝送マイク回路＜追記2＞
またトランス・インピーダンス・アンプネタです(^^ゞ。どうもすみません。
今日は某コンサートに行こうと思ったけど、いろいろ不運が重なって、後半にも間に合いそうも無いので、帰ってきてしまいました。
で、こんなのを書いています。
電流帰還アンプ（金田さんのパワーアンプじゃなくて、一般のオペアンプであるタイプ）の形をとる、シンプルな回路で、容易にマイクユニット（FETのドレイン）にバイアスを印加し、電流-電圧変換して出力するものです。
またまた、カレントミラーなどなくともマイクユニット部に電源を供給でき、しかも入力インピーダンスが低いので結構長いケーブル（シミュレーションでは100m）まで大丈夫です。
何かの参考書を見たわけでは無いのですが、たぶん、こんな回路昔っからありそうです。古い文献を探せば似たようなのがきっと見つかるでしょう。
これは入力初段がベース接地なのですが、たとえばエミッタ接地ならば、AVAGOの広帯域アナログフォトカップラ、HCPL-4562のデータシートのFig1の様な回路例があります。この回路もトランス・インピーダンス・アンプです。これでも結構いいかもしれませんが、入力のインピーダンスが無帰還状態で低いものを想定した場合、やはりベース接地になります。
左の電源V4がマイクの代わり、その次のJFETでI/Vされ、ケーブルを通り、インピーダンス・マッチングの抵抗を通って、ベース電位にバイアスがかかったベース接地Q1でうけ、その電流をQ2でエミッタ接地増幅し、R2で電圧振幅になったものをQ3のエミッタフォロワでインピーダンス変換して出力。
その出力をR4で入力のエミッタに戻して、全体のNFBがかかります。この抵抗がトランス・インピーダンス・ゲインです。
Q1のベースにバイアス電圧Ｖ1を加えていて、Vbeだけ降下した電位（とケーブルでの電圧降下）した電位が、J1のドレインに加わり、バイアスとなります。
そのＶ1バイアス、およびＱ1のVbeなどの電圧、Ｑ1のエミッタ電流が出力にオフセット電圧を発生させるので、それをキャンセルするためにQ1のエミッタにI2を注入します。これは、実際に作る場合には、AOCで良いわけです。
R5の200Ωはインピーダンス・マッチングで、これが無いとケーブル長10mでも周波数特性の高域で反射のための乱れが生じます。
（昔、何かの文献に、「オーディオ帯域ならば何十kmケーブルを延ばしても問題ない」みたいな事を書いていた人がいますが、こんなシミュレーションでそれは嘘だと言う事が判ります。シミュレーションで、100mを越えたくらいから、音声帯域にひっかかってくることが判ります。）
いやー、とてもシンプルです。トランス・インピーダンス・アンプ部分の入力はトランジスタで、FETを使っていません。そう、金田さんの回路でもAOCを使ってるような回路はトランジスタで受けても、何ら問題ないはずです。
エミッタフォロワの負荷は定電流がよいですが、それでも、トランス・インピーダンス・アンプで、たった4石です。
しかも入力インピーダンスが低いので、ケーブルが伸びても、入力にぶら下がるケーブルの容量の影響があまり大きくはありません。シミュレーションでは、R5だけでかなり高域のピークを抑えることが出来ました。↓を参照ください。
この回路は、電流伝送のRIAAプリアンプにも応用できると思います。複雑な電位を使わず、実に簡単です。
トランジェント解析結果（1kHz正弦波）は↓。
ちゃんとゼロ付近中心の出力電圧が得られています。
図中、上の波形は、「Input Voltage」となっていますがこれは間違えです。グラフの横軸にあるように、JFET、J1のドレイン電流です。
---------------------
ところで・・・このドレイン電流と出力電圧、ちょっと下の方がつまっていて、上が伸びている気がしませんか？歪んでいますよね。
これはJ1のためですね。
よくある動作点の図です。この、一般のECMや金田さんの電流伝送プリのサテライト部にある回路、ゼロバイアスで動作させているので、ちょっとフリーハンドの汚い図ですが（最初から歪んでいます(^^ゞが）、こんな風になります。下の波形が入力として、出力は、入力波形を上に延ばし、JFETの静特性のカーブにぶち当たったところで電圧に変わる、と思ってくっださい。
JFETの静特性は、通常2乗曲線（1.5乗〜2.5乗までいろいろな値を取るらしいが）で、Vgsが負の、自己バイアス領域ではかなり曲がっています。デプリーション特性のJFETはこの領域で使うようになっているくせに(^^ゞ、ここではとても直線とは見なせず、歪んでしまうんです。
ですから、JFETでソース接地を使う場合には、差動回路にして、この歪みを打ち消します。こうすることで偶数次歪みが低減されます（原理は色んな書籍に書いてあります）。
金田さん、完全対称ということであそこまでこういった歪みの打ち消しにこだわっていたのに、肝心のプリやマイクの初段でこうなっていたのでは、今ひとつ片手落ちです。ただ、カートリッジやマイクの振動板のリニアリティがどうなっているかは、、、(^^ゞですので、、、、
ですので私は最初から差動で電流伝送マイクの回路を組んだんですね。
こういった、シンプルなディスクリート回路例、昔は一杯みたのですが、最近はほとんどオペアンプ回路ばっかりになってしまいました・・・
＜追記：2013.10.31＞
この回路の一つの大変なところは、VGAにしたときのＡＯＣでしょう。
バイアス電圧分をキャンセルしなければならないので、VGAにすると、大きくトランス・インピーダンス・ゲインが変化し、AOCが流し込むオフセット電流を大幅に変化しなければならない。
出力電流ダイナミックレンジの大きなAOCが必要です。
＜追記：2013.11.01＞
上記、VGAにするばあい、出力電圧を入力に加えているバイアス電圧と同じ電圧、ツェナーなどでシフトして、そこにAOCを掛ければ、通常通りのAOCになりますね。それが良い案ですかね。
今日は某コンサートに行こうと思ったけど、いろいろ不運が重なって、後半にも間に合いそうも無いので、帰ってきてしまいました。
で、こんなのを書いています。
電流帰還アンプ（金田さんのパワーアンプじゃなくて、一般のオペアンプであるタイプ）の形をとる、シンプルな回路で、容易にマイクユニット（FETのドレイン）にバイアスを印加し、電流-電圧変換して出力するものです。
またまた、カレントミラーなどなくともマイクユニット部に電源を供給でき、しかも入力インピーダンスが低いので結構長いケーブル（シミュレーションでは100m）まで大丈夫です。
何かの参考書を見たわけでは無いのですが、たぶん、こんな回路昔っからありそうです。古い文献を探せば似たようなのがきっと見つかるでしょう。
これは入力初段がベース接地なのですが、たとえばエミッタ接地ならば、AVAGOの広帯域アナログフォトカップラ、HCPL-4562のデータシートのFig1の様な回路例があります。この回路もトランス・インピーダンス・アンプです。これでも結構いいかもしれませんが、入力のインピーダンスが無帰還状態で低いものを想定した場合、やはりベース接地になります。
左の電源V4がマイクの代わり、その次のJFETでI/Vされ、ケーブルを通り、インピーダンス・マッチングの抵抗を通って、ベース電位にバイアスがかかったベース接地Q1でうけ、その電流をQ2でエミッタ接地増幅し、R2で電圧振幅になったものをQ3のエミッタフォロワでインピーダンス変換して出力。
その出力をR4で入力のエミッタに戻して、全体のNFBがかかります。この抵抗がトランス・インピーダンス・ゲインです。
Q1のベースにバイアス電圧Ｖ1を加えていて、Vbeだけ降下した電位（とケーブルでの電圧降下）した電位が、J1のドレインに加わり、バイアスとなります。
そのＶ1バイアス、およびＱ1のVbeなどの電圧、Ｑ1のエミッタ電流が出力にオフセット電圧を発生させるので、それをキャンセルするためにQ1のエミッタにI2を注入します。これは、実際に作る場合には、AOCで良いわけです。
R5の200Ωはインピーダンス・マッチングで、これが無いとケーブル長10mでも周波数特性の高域で反射のための乱れが生じます。
（昔、何かの文献に、「オーディオ帯域ならば何十kmケーブルを延ばしても問題ない」みたいな事を書いていた人がいますが、こんなシミュレーションでそれは嘘だと言う事が判ります。シミュレーションで、100mを越えたくらいから、音声帯域にひっかかってくることが判ります。）
いやー、とてもシンプルです。トランス・インピーダンス・アンプ部分の入力はトランジスタで、FETを使っていません。そう、金田さんの回路でもAOCを使ってるような回路はトランジスタで受けても、何ら問題ないはずです。
エミッタフォロワの負荷は定電流がよいですが、それでも、トランス・インピーダンス・アンプで、たった4石です。
しかも入力インピーダンスが低いので、ケーブルが伸びても、入力にぶら下がるケーブルの容量の影響があまり大きくはありません。シミュレーションでは、R5だけでかなり高域のピークを抑えることが出来ました。↓を参照ください。
この回路は、電流伝送のRIAAプリアンプにも応用できると思います。複雑な電位を使わず、実に簡単です。
トランジェント解析結果（1kHz正弦波）は↓。
ちゃんとゼロ付近中心の出力電圧が得られています。
図中、上の波形は、「Input Voltage」となっていますがこれは間違えです。グラフの横軸にあるように、JFET、J1のドレイン電流です。
---------------------
ところで・・・このドレイン電流と出力電圧、ちょっと下の方がつまっていて、上が伸びている気がしませんか？歪んでいますよね。
これはJ1のためですね。
よくある動作点の図です。この、一般のECMや金田さんの電流伝送プリのサテライト部にある回路、ゼロバイアスで動作させているので、ちょっとフリーハンドの汚い図ですが（最初から歪んでいます(^^ゞが）、こんな風になります。下の波形が入力として、出力は、入力波形を上に延ばし、JFETの静特性のカーブにぶち当たったところで電圧に変わる、と思ってくっださい。
JFETの静特性は、通常2乗曲線（1.5乗〜2.5乗までいろいろな値を取るらしいが）で、Vgsが負の、自己バイアス領域ではかなり曲がっています。デプリーション特性のJFETはこの領域で使うようになっているくせに(^^ゞ、ここではとても直線とは見なせず、歪んでしまうんです。
ですから、JFETでソース接地を使う場合には、差動回路にして、この歪みを打ち消します。こうすることで偶数次歪みが低減されます（原理は色んな書籍に書いてあります）。
金田さん、完全対称ということであそこまでこういった歪みの打ち消しにこだわっていたのに、肝心のプリやマイクの初段でこうなっていたのでは、今ひとつ片手落ちです。ただ、カートリッジやマイクの振動板のリニアリティがどうなっているかは、、、(^^ゞですので、、、、
ですので私は最初から差動で電流伝送マイクの回路を組んだんですね。
こういった、シンプルなディスクリート回路例、昔は一杯みたのですが、最近はほとんどオペアンプ回路ばっかりになってしまいました・・・
＜追記：2013.10.31＞
この回路の一つの大変なところは、VGAにしたときのＡＯＣでしょう。
バイアス電圧分をキャンセルしなければならないので、VGAにすると、大きくトランス・インピーダンス・ゲインが変化し、AOCが流し込むオフセット電流を大幅に変化しなければならない。
出力電流ダイナミックレンジの大きなAOCが必要です。
＜追記：2013.11.01＞
上記、VGAにするばあい、出力電圧を入力に加えているバイアス電圧と同じ電圧、ツェナーなどでシフトして、そこにAOCを掛ければ、通常通りのAOCになりますね。それが良い案ですかね。
