2023-09-24

健忘録・MacOS12（Monterey)不具合対策（？）Dockからアプリを起動できない

メインで使っているMacMini、もう9年前発売のIntelモデル、ずっと10.15(Mojave)で使っていた。これよりバージョンをあげると動かなくなるアプリが多かったため。

だが逆に動かないソフトも増えてきたため、今のSSDに10.15を残しつつ、別にSSDを外付けし、手術して内蔵にした。そのSSDのOSを徐々にバージョンアップして、12.6（Monterey)にした。
ところが、不具合、Dockから起動できなくなるという不具合。

ネットを調べると同じ症例と対策が若干あるのだが、

・対応していないアプリをログイン項目に登録していると起こる症状

らしく、そこらへん、いろいろログイン項目を削除してみたが効果無し。

・アクティビティモニタにて「Dock」を強制終了する

　直後にDockが再起動するが、、、電源を立ち上げ直す、リスタートする、と元に戻ってしまう。。。いちいち、電電立ち上げ後にこれをやるのか、、、、💦

・リマインダー、カレンダー等のお知らせから起動

　右上に、リマインダーやカレンダーのお知らせがその時間になったら出るので、それをクリックすると、リマインダーやカレンダーのアプリが起動する。

　その後、ほかのアプリもDockから起動できるようになる。

　それもなー、、、、

　と思っていると、セキュリティ関連で12.7へアップグレードのお知らせ。

　早速アップすると、、、、Dockからの起動が正常になりました。。。。😌

・SSDでも若干遅さを感じる。がこれ以上このマシンでのOSはアップできない。

　まー、後1-2年、これで頑張る。

2023-09-24

QSPICEその2

LTspice開発者、Mikel Engelhardt氏が作ったQSPICEが8月からダウンロード可能なった。

Qorvoは、元United SiC。

今のところWindows版のみ。

某LTspice書籍ライター氏によると、無茶苦茶早いらしい。

Engelhardt氏は、会社を立ち上げ、Qorvoとの契約で開発したらしい。

ダウンロードは↓

www.qorvo.com

2023-07-17

QSPICE

オーディオ＆エレクトロニクス

LTspiceをつくったマイケル・エンゲルハート氏、数年前にアナデバ(旧リニアテクノロジー)を退社したのだが、

新たにQSPICEというシミュレータを発表したようです。

https://www.qorvo.com/newsroom/trade-shows/pcim-2023

2023-06-03

LTSpice 17.1 FRA モジュールを用いた解析② 　ループゲイン　-　位相余裕シミュレーション

ループゲイン　-　位相余裕シミュレーション

先のような解析より、このFRAモジュールはこっちのほうがメインで設定されたように思う。

しかし、、、こちらスイッチング電源の位相余裕には便利なんだろうな。

スイッチング電源はあまり使わないので、このFRAを使い、オペアンプで位相余裕の推定をやってみます。

FRAの Gain vs. Frequencyモードは、素子は基準の電圧源出力し、両端の対GND電圧の比をゲインとして表記するもの、のようです。

オペアンプはわざわざFRAモジュールを使わなくてもAC解析だけでループゲイン-位相余裕は、普通のアンプならば、シミュレーションできます。

ということで、オペアンプの位相余裕シミュレーションを、FRAモジュールとAC解析とで比較してみました。結果は微妙に値が違いますがだいたい似たようなものです(笑)。

FRAモジュールでの解析回路図が下図。

各設定は下記のよう。

そして、そのシミュレーション結果を以下。

gain_1となっていますが、FRA素子の両端の電圧の比なので、実質ループゲインが表示されます。

グラフ真ん中上のほうには自動的に位相余裕の値が入ります。

およそ、65.9degとなります。

次に、AC解析での、私が（独自に？）昔からよくやっている（たとえば私のホームページのこのページなど）＜仮称＞Aβ演算法でのシミュレーション回路図が下図。

全く同じ定数で、入力に電圧源を付けています。

シミュレーション結果は下図。

Aβ演算法といっても、普通のシミュレーションです。下記のように、

Acl、Ao、βを普通の非反転のオペアンプ回路のシミュレーションから簡単に抽出できるので、それらからグラフ上演算するだけです。多くの人が電圧注入法とかミドルブルック法とか使っていますが、シミュレーションはこんなんで十分でしょう。

V(out)/V(posin)=Acl　はアンプのクローズドループ特性。

V(out)/{V(posin)-V(negin)}=Aoは、オペアンプのオープンループゲインを表示します。

帰還素子の伝達特性βは

β=V(negin)/V(out)

なので、このβとAoを掛け合わせたものがループゲイン

Aoβ= V(out)/{V(posin)-V(negin)} * V(negin)/V(out)

となります。

この演算を全部同じグラフに表示できて、とても見やすい。

Aoβの特性から、Aoβ=0dBとなる点にカーソルを持っていき、位相を読んで180degから引けば、位相余裕になります。

180-115.9＝64.1deg

FRAの結果65.9degとちょっと違いますね。

ですが、ループゲインのグラフを見れば、ほぼ似たようなグラフとなっており、こちらはカーソルで値取得していますし（FRAはどうやっているかわかりませんが）、AC解析とトランジェント解析とのアルゴリズムの違いも鑑みると、まぁ、こんなものではなかな？(笑)

ほんでは、次いでにミドルブルック法という面倒くさい方法を使ってループゲイングラフを出して、位相余裕を求めてみます。同時に電圧注入法も見られます。電圧注入法はさきからやっているFRAと同じ考えですが、トランジェント解析かAC解析かのちがいです。

こんな回路です。

https://www.analog.com/jp/education/landing-pages/003/jp-web-lab/tnj-055.html

等、ネットを参照のこと。オペアンプが二つ要ります。

因みに下のオペアンプ回路だけでVout/Vfbのグラフを見れば、電圧注入法になります。

結果は下図。

図9、グラフ、黒の難しい式のほうがミドルブルック法です。

赤のほうは電圧注入法です

カーソル読み値でミドルブルックと電圧注入法と、ほぼ同じくらい、

180-116=64deg

と

180-115.7＝64.3deg

です。グラフはほとんどこの二つ、重なっております。

ミドルブルック法は、電圧注入法で負荷抵抗が帰還抵抗より小さいときに出る誤差をなくす方法なので、今回はさほど重い負荷では無かったので差が出ていないのでしょう。

位相余裕をまとめると、

FRAモジュール：66.0deg

Aβ演算法：64.1deg

ミドルブルック法=64.0deg

電圧注入法＝64.3deg

ありゃ、FRAモジュールが一番違う値でした。。。

まぁ、こんなもんです。

と、同時に、ネットでSPICEによる位相余裕を確認する方法を検索すると、みな、ミドルブルック法がでてくるのですが、そんな面倒な方法を使わなくとも、Aβを簡単に演算できるのですから、これでいいのではないでしょうか？

とおもうのですがね。。。

そもそも目安的な値のシミュレーションですので、こんなものなのだと思います。

このFRAモジュールは、スイッチング電源の位相余裕推定のために作られたようですね。

マイケル・エンゲルハート氏がぼぼ一人でLTSpiceを開発していたので、彼がADIを退社した後、大きな追加がLTSpiceにはないだろう、と思っていたのですが、今回、LTSpiceのFRA機能が追加されたことは、驚きでした。なんでも某半導体メーカーのシミュレーション担当がADIに入社したといううわさがあったので、彼がやったものかな？

ただ、エンゲルハート氏はSPICEのエンジンにまで手を入れていた。今後LTSpiceがそこまでやるんか？こうご期待。

。

2023-06-03

LTSpice 17.1 FRAモジュールを用いた解析①　スリューレートによる帯域制限シミュレーション

スリューレートによる帯域制限シミュレーション

LTSpice　17.1から、機能が大きく変わった。

まず、17.0のアップデートではどうも17.1にはならず、元からダウンロードの必要がある。

そして17.0と共存可能。ほとんどの設定は引き継がれる。（私の場合はライブラリのフォルダをちょっと変更しなければならなかった）。

で、話題のFRAモジュールが追加になった。これが、Gain v.s. FrequencyモードとImpedance v.s. Frequencyモードの二つがある。

前者はフィードバックループの中にFRAモジュールを挿入して使う。後者はその他、電流源出力で両端の電圧を得て、結果はImpedance（Ω＝V/A、トランスインピーダンス・ゲインととらえることもできる、[FRAモジュールの両端の電圧] / [FRAモジュールが出力した電流]）をトランジェント解析結果として表示する。

そう、このFRAモジュールは設定した周波数範囲、少しずつ周波数をスキャンしながらトランジェント解析を繰り返してシミュレーションする。

まさに実際の測定器のFRAやVNAと同じことをやっている。

ん？となると、振幅による周波数特性の違いもシミュレーションできるはず。

つまりスリューレートに引っかかって波形が三角波になって振幅が落ちる事で帯域が落ちる様子をシミュレーションできるはずだ。

SPICEでは、基本、AC解析での周波数特性は「微小信号であったときの周波数特性」が求まるのであって、振幅に帯域が依存するシミュレーションはできない。AC解析で振幅設定ができるが、それは単に入力振幅を指定して出力がどのくらいの電圧が出ているか、だけを確認するものである。

それで早速やってみた。

下記の回路となった。

OP07という、スリューレートが低い、古典的なオペアンプのモデルを使用した。

FRAモジュール@1の両端に電圧制御電圧源E1（ゲイン1倍）の出力がついている。オペアンプの出力電圧をモジュールの両端に加えるため。アイソレーションの必要があるのでこうした。

H1は電流制御電圧源、電流源にE1を指定する。H1を制御する電流はE1に流れ込む電流＝FRAの出力電流、となる。H1素子のゲインを変更するため、TIGという変数を作り、ステップ解析でTIGを10（出力2Vpp）と100（出力20Vpp）として二種類の振幅をアンプに入力する。アンプのゲインはあくまで固定（R1,R2で2倍に設定）であり、入力振幅が変わっただけで、従来のAC解析では出力の帯域は変わることはない。

付加は意地悪っぽくやや重めに3kΩ。

FRAモジュールの設定は下記。出力0.1Appに設定。ほかは適当である。

　各設定は以下のよう。