トラ技2017/9月号p69「超低雑音アンプ」
いや、おじさん工房の小川氏に先を越されました(^^ゞ。
トラ技2017/9月号p69「誰でも作れる0.35nV/√Hz超低雑音アンプ」
ほぼ同等のローノイズアンプを作っておりました。
さてさて(笑)。小川氏とは面識がありますのですが。
この記事中でのポイント、私が考えるに、二点。
1.初段は差動にするよりシングルの方が入力換算ノイズが1/√2になる。
2.ゲートに電圧帰還を掛けるより、ソースに電流帰還を掛ける方が、ノイズが1/1.2〜1/1.5(電圧比)になる。
の二点です。あとはJFETパラって、増えた帰還容量の影響をカスケードで減らして、DCサーボで安定化して、等々は方策です。
小川氏の記事中に上記2の話が出てきませんが、ゲート〜ソース間のJFET内部で発生するノイズが、電圧帰還ではフィードバックループの中に入るのですが、電流帰還、つまりソースに帰還を掛けると外に出ます。
その関係のようで、入力換算ノイズの出方がこの両者ではちがうのです。
私の趣味のHPに、真空管での同様の解析を載せていますので参考に。
さて、私のトラ技に書くネタが減ってしまいましたが(笑)、ま、ちょっと変えた形でまとめて書けたららいいなと思います。
ただ、このアンプはよくまとまっていて、凄いですね。これだけ沢山のJFETをパラるのが、またまた。
あ、トラ技記事中のADA4898は低周波ノイズがかなり多いようです、、、、。確かにノイズは少なく広帯域ですね。つかいようです。。。
トラ技2017/9月号p69「誰でも作れる0.35nV/√Hz超低雑音アンプ」
ほぼ同等のローノイズアンプを作っておりました。
さてさて(笑)。小川氏とは面識がありますのですが。
この記事中でのポイント、私が考えるに、二点。
1.初段は差動にするよりシングルの方が入力換算ノイズが1/√2になる。
2.ゲートに電圧帰還を掛けるより、ソースに電流帰還を掛ける方が、ノイズが1/1.2〜1/1.5(電圧比)になる。
の二点です。あとはJFETパラって、増えた帰還容量の影響をカスケードで減らして、DCサーボで安定化して、等々は方策です。
小川氏の記事中に上記2の話が出てきませんが、ゲート〜ソース間のJFET内部で発生するノイズが、電圧帰還ではフィードバックループの中に入るのですが、電流帰還、つまりソースに帰還を掛けると外に出ます。
その関係のようで、入力換算ノイズの出方がこの両者ではちがうのです。
私の趣味のHPに、真空管での同様の解析を載せていますので参考に。
さて、私のトラ技に書くネタが減ってしまいましたが(笑)、ま、ちょっと変えた形でまとめて書けたららいいなと思います。
ただ、このアンプはよくまとまっていて、凄いですね。これだけ沢山のJFETをパラるのが、またまた。
あ、トラ技記事中のADA4898は低周波ノイズがかなり多いようです、、、、。確かにノイズは少なく広帯域ですね。つかいようです。。。